Comment une variable est-elle représentée dans une visionneuse RTL dans Quartus? J'ouvre RTL Viewer et il ne montre aucun registre pour une variable. Par exemple: variable op_code : std_logic_vector(7
Je suis chargé de vérifier un code RTL basé sur Verilog. Maintenant, coder le testbench RTL en utilisant verilog semble être très difficile (pour moi). Donc, je voudrais essayer l'un des suivants. - E
Actuellement, je suis en train de tester certains RTL, j'utilise ncverilog, et c'est très ... très lent. J'ai entendu dire que si nous utilisons des cartes FPGA, les choses seront plus rapides. Est-ce