0
Comment une variable est-elle représentée dans une visionneuse RTL dans Quartus? J'ouvre RTL Viewer et il ne montre aucun registre pour une variable.Comment une variable est-elle affichée dans une visionneuse RTL dans Quartus?
Par exemple:
variable op_code : std_logic_vector(7 downto 0);
Y at-il une raison pour laquelle spectateur RTL ne sera pas affiché op_code dans la visionneuse RTL? J'utilise VHDL.
Edit:
op_code(7 downto 0) <=instr_reg(31 downto 24);
if (op_code = ADD or op_code = MYSUB) then <br>
C_addr <= instr_reg(14 downto 10); <br>
end if;
CASE op_code(7 downto 0) IS
--some case statments
END CASE;