altera

-1La chaleur

1Répondre

Comment une TABLE fonctionne-t-elle en AHDL?

J'ai une implémentation d'une unité de contrôle (UC) en AHDL, et je suis supposé la simuler et voir si cela fonctionne comme défini dans le diagramme ASM correspondant. J'ai utilisé MAX + plus II pour

hardware simulation altera 2009-10-28

---

3La chaleur

1Répondre

Logique séquentielle à virgule flottante complexe dans Verilog

J'essaye d'écrire un rasterizer 3D synthétisable dans Verilog/SystemVerilog. Le rastériseur n'est pas vraiment un rastériseur 3D: il ne reçoit que six flottants de 32 bits pour la position des sommets

floating-point verilog altera 2010-07-05

---

3La chaleur

1Répondre

Réinitialiser un contenu de Altera M9K à 0 (valeur de la mise sous tension)

Bonjour, Je travaille sur un FPGA Stratix III qui contient des mémoires de blocs M9K, dont le contenu sont commodément initialisés à zéro sur la mise sous tension . Cela convient très bien à mon appli

verilog vhdl fpga altera 2010-10-19

---

1La chaleur

2Répondre

Je ne peux pas ouvrir le projet J'ai fermé dans Quatrus dans Windows 7

Je ne peux pas ouvrir le projet I fermé dans Quatrus dans Windows 7 et ce message apparaît toujours " Impossible d'ouvrir le projet - vous n'avez pas la permission de écrire à tous les fichiers ou cré

windows altera 2010-10-24

---