Je pense implanter une CPU 16 bits en VHDL. Un CPU simple. AJOUTER, MULS, NEG, BitShift, JUMP, Relitive Jump, BREQ, Relitive BREQ, je ne sais pas quelquechose le long de ces lignes> Probablement tous ne fonctionnant qu'avec des opérandes 16 bits. Je pourrais même le couper et utiliser seulement un seul opérande et un accumulateur. Avec un statut regitsters, Carry, Zero, Neg (à moins d'utiliser un Accumlator),Techniques de modularisation VHDL à grande échelle
Je sais comment concevoir toutes les pièces de portes logiques, et un plan pour les construire à partir des premiers priciples, Donc, pour mon ALU Je vais devoir 'construire' un ADDer, probablement un Carry Look, un additionneur de groupe, ce dernier est composé de deux parties, elles-mêmes composées de deux parties.
De toute façon, mon problème n'est pas la conception du CPU, ou le VHDL (je connais la langue, plus ou moins). C'est comme ça que je devrais garder les choses organisées. Comment utiliser les packages, Comment nommer mes processus et mappes de ports? (Je n'ai jamais vu le benifit de nommer les cartes de port, ou les processus)
J'ai trouvé cette http://www.google.com/search?hl=fr&q=vhdl+source+project+structure être une requête fructueuse. Ayant eu une familiarité avec VHDL, deux recommandations de ce résultat de recherche étaient très logicielles: utiliser un éditeur compatible VHDL, et surtout, utiliser le contrôle de révision (git et mercurial sont des favoris pour des projets individuels). Malheureusement, de nombreux programmeurs ne considèrent pas la programmation VHDL, donc je ne m'attendrais pas à grand chose ici à SO. – msw