Compilateur Verilog vers GDSII (open-source)

Question

Peut être cette question un peu pas pour StackOverflow, mais les deux compilateurs et Verilog (qui peuvent être considérés comme langage de programmation) sont liés à ce projet.

Où puis-je trouver un compilateur open-source (ou téléchargeable et gratuit à un usage non commercial) du langage Verilog au format GDSII ou Netlist? Il y a beaucoup de simulateurs Verilog (qui le compilent au code machine natif ou au C), beaucoup de compilateurs Verilog-à-FPGA, mais je veux un compilateur, capable de générer des structures géométriques de transisors à partir de Verilog.

Netlist est http://en.wikipedia.org/wiki/Netlist - l'interconnexion des éléments IC, tels que le transistor, la résistance ou même des cellules (?). Il peut être converti en GDSII, mais si le compilateur fonctionne sur "Verilog-> Netlist", j'ai aussi besoin d'un convertisseur gratuit "Netlist-> GDS2".

GDSII http://en.wikipedia.org/wiki/GDSII - est un format de circuits intégrés VLSI (IC), qui est acceptable par founrdies pour la fabrication IC. Il est presque impossible à un seul humain d'obtenir son GDSII fabriqué en Silicium, mais je pense, il peut être intéressant d'essayer de compiler de petits exemples.

Ce compilateur peut utiliser des conceptions "full-custom" (il dessinera tous les transistors eux-mêmes), ou "cell-based" (verilog est compilé dans un ensemble géométrique de certaines cellules de bibliothèque).

Bien sûr, le compilateur requis peut être un projet universitaire, qui ne peut pas compiler un gros projet verilog.

Merci.

Answer 1

En général, les étapes sont:

Verilog -> [compilateur] -> Porte-niveau netlist -> [Lieu & outil Route] -> GDSII

Vous auriez besoin d'une bibliothèque de cellules open-source aussi. Faites une recherche rapide interweb pour cela, et un outil de route place & peut apparaître.

Answer 2

Découvrez le projet de FEL de Fedora: http://spins.fedoraproject.org/fel/#portfolio

outils réels pour compilig conception de cellules sont http://www-asim.lip6.fr/recherche/alliance/doc/design-flow/tools.html#boog (pour VHDL seulement)

Answer 3

Cela peut être la dernière open source pile informatique pour être Conquer, nous avons déjà GNU/Linux, GCC, et peut-être certains processeurs open source. Mais pas un flux de conception de puces complet. Ce que vous faites référence est ce que l'on appelle le lieu et la route (P & R) dans le jargon EDA (Electronic Design Industry). Autant que je sache, il n'y a pas de flux VLSI compétitif dans la communauté open source, l'investissement nécessaire pour le développement d'une solution complète de lieu et de route est très important, de l'ordre de millions de dollars. , Rencontre de Cadence, compilateur IC de Synopsis entre autres. Certains des algorithmes pour P & R ont une origine académique, vous pouvez trouver du code ici et là, mais pas une solution complète.

Vous pouvez trouver SPICE, un simulateur de circuit que les fonderies et les sociétés de CAO utilisent pour générer leurs bibliothèques de cellules http://en.wikipedia.org/wiki/SPICE

Ce sont des liens vers la source universitaire et ouvert des bibliothèques de cellules standard, http://www.vlsitechnology.org/ http://www.vtvt.ece.vt.edu/vlsidesign/cell.php Mais je suis pas sûr si elles peuvent être utilisées pour la production réelle. Mais est certainement l'un des premiers ingrédients dans le flux d'outils EDA.Le professeur Andrew Kahng de UCSD, est chercheur en VLSI à UCSD, il tient une liste de logiciels utiles pour VLSI, ici: http://vlsicad.ucsd.edu/Resources/SoftwareLinks/index.html mais certains des liens EDA sont cassés. Cette liste de Berkeley peut également être utile:

Si vous ou quelqu'un peut trouver du P & R open source, faites-le moi savoir. J'espère que cela t'aides.