Construction d'un clone VHDL

Question

Je prévois de concevoir un langage de simulation matérielle tel que VHDL pour mon projet de dernière année. Comment dois-je y aller?

Toute aide serait grandement appréciée.

Answer 1

Si vous souhaitez concevoir un langage de simulation matériel, commencez par le matériel.

Déterminez le niveau auquel vous souhaitez simuler le matériel: niveau de transistor, niveau de commutation, niveau de registre, niveau de comportement et autres. Tout le reste commence à partir de là. Une fois que cela est décidé, vous saurez quelles constructions votre langue doit supporter.

Vous aurez besoin de savoir avec quels types d'appareils votre langue peut fonctionner - transistors, portes, registres, multiplexeurs, mémoire, unités arithmétiques et autres. Ensuite, vous devez trouver les modèles appropriés pour chaque appareil. En fin de compte, vous voudrez certainement limiter votre champ d'application. Limitez-vous à faire une chose. Le langage VHDL n'a pas été inventé par une seule personne dans une journée.

Answer 2

La conception d'une langue est aussi simple que la conception d'une spécification. Avez-vous l'intention de concevoir un synthétiseur et un simulateur pour l'accompagner?

Answer 3

Avez-vous reçu ce projet ou avez-vous décidé de le faire vous-même? Si c'est le dernier alors vous pourriez vouloir le repenser, j'ai peur. Les grands projets ouverts comme celui-ci ne finissent pas toujours bien pour l'étudiant. Cela dit, si vous voulez vraiment le faire, utilisez VHDL vous-même et lisez les commentaires des utilisateurs à ce sujet. À partir de là, vous découvrirez ce qui agace ou irrite les utilisateurs, puis concevez quelque chose de mieux.

Answer 4

Si vous cherchez d'autres exemples de langues concurrentes, il y a MyHDL, et le XMOS XC qui sont d'autres tentatives loin des Verilog et VHDL traditionnels.