Comment générer différentes horloges dans DCM? Supposons que je veux 20mhz, 24mhz, 28mhz, 32mhz, horloges simultanément en utilisant le noyau ip de gestionnaire d'horloge numérique unique en xilinx 10.1. Essayez l'utilisation de l'assistant d'horloge dans l'application Xilinx CoreGen.DCM dans Xilinx 10.1
Chaque famille de périphériques peut avoir une implémentation différente du DCM. Pour aller plus loin, vous devez prendre en compte: -
Quels FPGA Xilinx ciblez-vous?
et
Quelle est votre fréquence d'entrée? Chaque DCM peut vous donner Clk, Clk 2x, Clk DV (Divde) et Clk Fx (Synthèse de fréquence).
Vous pouvez spécifier le taux de division (1,5 à 16) pour ClkDv.
Pour ClkFx vous fournir plusieurs (M) et diviser les valeurs (D), la fréquence d'horloge est alors entrée * M/D.
Donc, un seul DCM ne peut pas vous donner le 20MHz, 24MHz, 28MHz et 32MHz horloges que vous demandez.
Si vous utilisez l'assistant d'horloge que mentionne OutputLogic, vous pouvez jouer avec les combinaisons possibles. Vous pouvez obtenir l'assistant d'horloge en téléchargeant le webpack sur le site Web de Xilinx.
En outre, les DCM ont des fréquences d'entrée/sortie minimales ... l'OP peut être inférieur au seuil avec certains. Le plus simple est de diviser l'horloge en logique et passer par un BUFG ... mais cela dépend aussi de la configuration que vous indiquez. –
Peut-être un compteur/diviseur serait le chemin à parcourir? –