mmx

1La chaleur

2Répondre

Question de logique de masque d'assemblage

C'est très simple, mais je n'ai pas encore réussi à le comprendre. Cette question concerne un assemblage mmx, mais c'est de la pure logique. Imaginez le scénario suivant: MM0: 04 03 02 01 04 03 02 01

assembly logic boolean mask mmx 2010-01-26

---

17La chaleur

2Répondre

Techniques SIMD courantes

Où puis-je trouver des informations sur les astuces SIMD courantes? J'ai un ensemble d'instructions et de savoir, comment écrire du code SIMD non-compliqué, mais je sais, SIMD est maintenant beaucoup

arm sse simd neon mmx 2010-01-28

---

4La chaleur

2Répondre

Avantage de l'utilisation simultanée de plusieurs jeux d'instructions SIMD

J'écris une application hautement parallèle multithread. J'ai déjà écrit une classe de thread accélérée SSE. Si je devais écrire une classe de threads accélérée MMX, puis exécuter les deux en même tem

c++ c sse simd mmx 2010-05-15

---

3La chaleur

2Répondre

Porting instructions MMX/SSE à AltiVec

Laissez-moi préface avec .. J'ai une expérience extrêmement limitée avec ASM, et encore moins avec SIMD. Mais il se trouve que j'ai le code optimisé suivant MMX/SSE, que je voudrais transférer vers le

simd mmx altivec 2010-12-04

---

1La chaleur

1Répondre

utilisation de la pile avec MMX et Microsoft intrinsics C++

J'ai une boucle d'assembleur en ligne qui ajoute de manière cumulative des éléments d'un tableau de données int32 avec des instructions MMX. En particulier, il utilise le fait que les registres MMX pe

assembly x86 parallel-processing intrinsics mmx 2010-05-23

---

12La chaleur

3Répondre

Référence d'instruction concise SSE et MMX avec des latences et un débit

J'essaie d'optimiser une partie de l'arithmétique en utilisant les jeux d'instructions MMX et SSE avec l'assemblage en ligne. Cependant, j'ai été incapable de trouver de bonnes références pour les tem

assembly reference sse manual mmx 2010-06-02

---