Allocation de pile, remplissage et alignement

Question

J'ai essayé de mieux comprendre comment les compilateurs génèrent du code machine, et plus précisément comment GCC gère la pile. Ce faisant, j'ai écrit des programmes C simples, les compilant en assemblée et faisant de mon mieux pour comprendre le résultat. Voici un programme simple et la sortie qu'il génère:

asmtest.c:

void main() { 
    char buffer[5]; 
} 

asmtest.s:

pushl %ebp 
movl %esp, %ebp 
subl $24, %esp 
leave 
ret 

Ce qui est déconcertant pour moi est la raison pour laquelle 24 octets sont alloués pour la pile. Je sais qu'en raison de la façon dont le processeur adresse la mémoire, la pile doit être allouée par incréments de 4, mais si c'était le cas, nous devrions seulement déplacer le pointeur de pile de 8 octets, pas 24. Pour mémoire, un tampon de 17 octets produit un pointeur de pile déplacé 40 octets et aucun tampon du tout déplace le pointeur de pile 8. Un tampon entre 1 et 16 octets inclus déplace ESP 24 octets. Maintenant que nous supposons que les 8 octets sont une constante nécessaire (que faut-il pour?), Cela signifie que nous allouons en morceaux de 16 octets. Pourquoi le compilateur s'alignerait-il de cette manière? J'utilise un processeur x86_64, mais même un mot 64 bits ne devrait nécessiter qu'un alignement de 8 octets. Pourquoi la divergence?

Pour référence, je compile ceci sur un Mac fonctionnant sous 10.5 avec gcc 4.0.1 et aucune optimisation activée.

Answer 1

Il s'agit d'une fonctionnalité gcc contrôlée par -mpreferred-stack-boundary=n où le compilateur essaie de maintenir les éléments de la pile alignés sur 2^n. Si vous avez changé n en 2, il n'allouerait que 8 octets sur la pile. La valeur par défaut pour n est 4, c'est-à-dire qu'elle va essayer de s'aligner sur des limites de 16 octets.

Pourquoi il y a le « défaut » 8 octets puis 24 = 8 + 16 octets est parce que la pile contient déjà 8 octets pour leave et ret, de sorte que le code compilé doit régler la pile d'abord par 8 octets pour l'obtenir aligné sur 2^4 = 16.

Answer 2

J'ai trouvé this site, qui a une explication décente au bas de la page sur les raisons pour lesquelles la pile pourrait être plus grande. Mettre à l'échelle le concept jusqu'à une machine 64 bits et cela pourrait expliquer ce que vous voyez.

Answer 3

Les 8 octets sont là parce que la première instruction pousse la valeur de départ de% ebp sur la pile (en supposant 64 bits).

Answer 4

LWN have an article on memory alignment, que vous pouvez trouver intéressant.

Answer 5

La famille d'instructions SSEx EXIGE que les vecteurs de 128 bits compressés soient alignés sur 16 octets. Dans le cas contraire, une erreur de segmentation tente de les charger/stocker. C'est à dire. Si vous souhaitez transmettre en toute sécurité des vecteurs de 16 octets à utiliser avec SSE sur la pile, la pile doit être régulièrement alignée sur 16. GCC en tient compte par défaut.

Answer 6

L'ABI Mac OS X/Darwin x86 nécessite un alignement de pile de 16 octets. Ce n'est pas le cas sur d'autres plates-formes x86 telles que Linux, Win32, FreeBSD ...