Je dois faire face à beaucoup de programmation multithread au travail. Plus précisément, je veux savoir comment le modèle de mémoire ARM diffère de IA64. Les deux sont des modèles très faibles, mais y a-t-il des différences spécifiques que je devrais connaître? Je suis familier avec ia64, pas avec le bras.En quoi le modèle de mémoire du bras est-il différent de ia64?
J'ai la même question, et alors que je ne l'ai pas complètement trouvé la réponse, ce document pourrait être utile: Reasoning about the ARM weakly consistent memory model
Dans la poursuite de la section de travail, il semble impliquer que personne (même à ARM, depuis qu'ils ont écrit le document) a répondu à la question formellement:
... il ya plusieurs compléments questions auxquelles nous devons répondre. Comment le modèle axiomatique s'intègre-t-il avec le modèle opérationnel ? ... Et quel est le intégration précise du modèle ARM dans Alpha, Intel, JMM?
Mise à jour: Regardez aussi Memory Barriers: a Hardware View for Software Hackers par Paul McKenney. Il traite des types de réordonnancement de l'accès mémoire que font les différents processeurs et des instructions disponibles pour les clôturer.
http://en.wikipedia.org/wiki/Memory_ordering pourrait répondre à votre question. De la table il montre, il semble ARMv7 a le même que IA64.