Mappage des adresses de l'architecture de la mémoire Nehalem

Question

Étant donné un serveur Nehalem Xeon à 2 processeurs avec 12 Go de RAM (6x2 Go), comment les adresses mémoire sont-elles mappées sur les modules de mémoire physiques?

J'imagine que sur un processeur unique Nehalem avec 3 modules de mémoire identiques, l'espace d'adresse serait rayé sur les modules pour donner une meilleure bande passante mémoire. Mais avec quel genre de taille de bande? Et comment le second processeur (+ mémoire) change-t-il cette image?

Answer 1

Intel n'est pas très clair là-dessus, vous devez creuser dans leur documentation technique hardcore pour découvrir tous les détails. Voici ma compréhension. Chaque processeur a un contrôleur de mémoire intégré. Certains Nehalems ont des contrôleurs à trois canaux, d'autres ont des contrôleurs à deux canaux. Chaque module de mémoire est affecté à l'un des processeurs. Le triple canal signifie que les accès sont entrelacés entre trois banques de modules, double canal = deux banques. Le motif d'entrelacement spécifique est configurable dans une certaine mesure, mais, étant donné leur conception, il est presque inévitable que vous vous retrouviez avec des bandes de 64 à 256 octets.

Si l'un des processeurs souhaite accéder à la mémoire attachée à l'IMC d'un autre processeur, l'accès passe par le processeur et entraîne une latence supplémentaire.